IRIS

Sfoglia per Serie  LEIBNIZ INTERNATIONAL PROCEEDINGS IN INFORMATICS

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
Mostrati risultati da 1 a 8 di 8
Titolo Data di pubblicazione Autore(i) File
A bandwidth reservation mechanism for axi-based hardware accelerators on FPGAs 1-gen-2019 Pagani, M.; Rossi, E.; Biondi, A.; Marinoni, M.; Lipari, G.; Buttazzo, G.
Bounding the Data-Delivery Latency of DDS Messages in Real-Time Applications 1-gen-2023 Sciangula, G.; Casini, D.; Biondi, A.; Scordino, C.; Di Natale, M.
Demystifying the real-time linux scheduling latency 1-gen-2020 de Oliveira, D. B.; Casini, D.; de Oliveira, R. S.; Cucinotta, T.
DMAC: Deadline-miss-aware control 1-gen-2019 Pazzaglia, P.; Mandrioli, C.; Maggio, M.; Cervin, A.
Modeling and analysis of bus contention for hardware accelerators in FPGA SoCs 1-gen-2020 Restuccia, F.; Pagani, M.; Biondi, A.; Marinoni, M.; Buttazzo, G.
Response-Time Analysis for Self-Suspending Tasks Under EDF Scheduling 1-gen-2022 Aromolo, F.; Biondi, A.; Nelissen, G.
Response-time analysis of ROS 2 processing chains under reservation-based scheduling 1-gen-2019 Casini, D.; Blass, T.; Lutkebohle, I.; Brandenburg, B. B.
Semi-Partitioned Scheduling of Dynamic Real-Time Workload: A Practical Approach Based on Analysis-Driven Load Balancing 1-gen-2017 Casini, Daniel; Biondi, Alessandro; Buttazzo, Giorgio Carlo
Mostrati risultati da 1 a 8 di 8
Legenda icone

  •  file ad accesso aperto
  •  file disponibili sulla rete interna
  •  file disponibili agli utenti autorizzati
  •  file disponibili solo agli amministratori
  •  file sotto embargo
  •  nessun file disponibile